記憶體3D的航程：技術的變革

在2013年後，平面（planar）NAND進入15~16奈米的製程，開始遇到棘手的問題：2個臨近的記憶體單元的浮動閘極（floating gate）之間的電容耦合（capacitive coupling）開始影響記憶體單元的臨界電壓（threshold voltage），使得記憶體單元的狀態判讀發生問題。特別是那時NAND已開始進入三階儲存單元（TLC；Triple-Level Cell）的時代，對於臨界電壓的讀取要求極為敏感，電容耦合的存在使得臨界電壓很容易受鄰近記憶體單元儲存電荷變化的影響，平面NAND的製程很難再持續微縮。