一塊基板決定算力生死:先進封裝悄悄綁架AI產業 晶片做得出卻「裝不下」怎麼辦?
作者 陳韋廷全文約 1,446 字
文章摘要
鉅亨網 · 文章頁摘要集邦諮詢指AI晶片競爭轉向先進封裝,台積電CoWoS-L憑技術成熟與良率,預計後年前仍是主流 台積電CoWoS矽中介層面積擴至3.3倍光罩,今年估5.5倍、2029年14倍;輝達、超微已採用CoWoS-L 英特爾以EMIB-T搶客戶,導入TSV與25微米凸點間距,谷歌2027年導入、AWS測試中。

AI晶片的競爭,正從「誰能把電晶體做小」轉向「誰能把更多晶片封得進同一塊底座」。隨著大模型參數規模與推理複雜度飆升,單顆GPU已無法獨立扛起算力與記憶體頻寬需求,Chiplet(小晶片)與HBM被迫塞進同一先進封裝,封裝尺寸連十年膨脹,逐步逼近光刻機單次曝光的「光罩極限」。...